Volumes horaires
- CM 18.0
- Projet -
- TD -
- Stage -
- TP -
- DS -
Crédits ECTS
Crédits ECTS 2.0
Objectif(s)
Comprendre l'architecture matérielle et le fonctionnement des processeurs haute-performance présents dans les ordinateurs personnels, les smart-phones et les serveurs récents (à la différence des processeurs embarqués que l'on trouve dans les objets du quotidien, qui ont des architectures vues en 1ère et 2ème années).
Connaître les architectures des accélérateurs spécialisés pour le traitement du signal et de l'image, type VLIW et SIMD
Frederic PETROT
Contenu(s)
Présentation détaillées des techniques d'accélération matérielle utilisées dans les architectures de processeurs type x86-64, ARM Axx, Power, etc.
- Exécution dans le désordre, ordonnancement
- Renommage de registres
- Techniques de spéculation : prédiction de branchement, prédiction de valeurs
- Présentation des attaques par canaux cachés type spectre/meltdown
Processeurs VLIW pour l'efficacité énergétique
Extensions SIMD pour améliorer le traitement parallèle à grain fin
Archi de 1ère année : notion de fonction booléenne, de registre et de mémoire
Archi de 2A est un plus, mais pas une obligation.
De même les notions de compilation vue en projet GL et les notions de système d'exploitation vue en PCSEF sont suffisantes.
EX1 : note issue d'un examen écrit de 2h
EX2 : note de rattrapage issue d'un examen écrit de 2h
Tous les documents et tout matériel (calculatrice, ordinateur, téléphone, ...) autorisés pendant les examens écrits.
Pas besoin de salle informatique pour les examens écrits.
CC : note de control continue issue de 2 TPs fait durant le semestre
N1 = 1/2 EX1 + 1/2 CC
N2 = 1/2 EX2 + 1/2 CC
Le cours est programmé dans ces filières :
- Cursus ingénieur - Filière ISI - Semestre 9
Code de l'enseignement : 5MMCEAMR
Langue(s) d'enseignement :
Vous pouvez retrouver ce cours dans la liste de tous les cours.
"Computer Architecture: A Quantitative Approach", J. Hennessy and D. Patterson (Turing award 2017)
"Modern Processor Design: Fundamentals of Superscalar Processors", J-P. Shen and M. Lipasti.