Aller au menu Aller au contenu
Une voie, plusieurs choix
Informatique et Mathématiques appliquées
Une voie, plusieurs choix

> Formation > Cursus ingénieur

Hardware and Embedded Systems Security - WMM53S2

A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail cet article Facebook Twitter Linked In
  • Volumes horaires

    • CM : 18.0
    • TP : 12.0
    Crédits ECTS : 3.0

Objectifs

Ce cours a pour but de présenter les contraintes de conception spécifiques aux systèmes intégrés sécurisés et de montrer des méthodes aux niveaux circuit et architecture pour la spécification, la conception et l'implantation de circuits de chiffrement robustes.

Contact Paolo MAISTRI

Contenu

Conception et architecture de systèmes embarqués :
Cconcepts de base : architecture matérielle (systèmes à base de processeurs, IP matérielle) et logicielle (RTOS, API).
Circuits intégrés et SoCs.

Conception et implantation de circuits sécurisés et de processeurs de chiffrement :
Circuits sécurisés : contraintes de conception, qualification, critères communs.
Types d'attaques, exemples d'exploitation.
Impact sur les techniques de test.
Implantation de protections (contre-mesures) contre les différents types d'attaques.
Exemples d'architectures sécurisées pour chiffrement symétrique et asymétrique.



Prérequis

Conception de circuits numériques, concepts de base en architecture d'ordinateur et en cryptographie

Contrôles des connaissances

L'examen existe uniquement en anglais 

Devoir surveillé (2h) et rapports sur les manipulations



S1=30%TP+20%CC+50%E1; S2=30%TP+20%CC+50%E2 (if E2>E1)

Informations complémentaires

Le cours est donné uniquement en anglais EN

Cursus ingénieur->M2 SCCI->SCCI - Semester 3

A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail cet article Facebook Twitter Linked In
Université Grenoble Alpes