Architecture matérielle des processeurs mono et multi-coeurs - 4MMARCHP

Objectif(s)

Cet enseignement a pour objectif de préciser les mécanismes matériels mis en œuvre pour l'exécution optimisé des programmes informatiques dans les ordinateurs. Ces mécanismes permettent d'une part d'augmenter fortement la performance des processeurs ainsi que des communications sur une puce ou une carte. Ils sont d'autre part nécessaires à la compréhension de problèmes au niveau du système, tels la programmation parallèle ou le support de la mémoire virtuelle pour lesquels le support matériel est indispensable.
Connaître les architectures des accélérateurs spécialisés pour le traitement du signal et de l'image, type VLIW et SIMD

Responsable(s)

Julie DUMAS

Contenu(s)

Etude d'un bus de communication : notion de maître, d'esclave, d'arbitre
Architecture des processeurs RISC pipeline simples, se basant sur le MIPS R3000 à 5 étages de pipeline
Caches, politique de remplacement, politique d'écriture
Mémoire virtuelle, TLB, MMU
Multiprocesseurs SMP/MP, support matériel pour la cohérence et la consistance mémoire, la prise de verrou
Présentation détaillées des techniques d'accélération matérielle utilisées dans les architectures de processeurs type x86-64, ARM Axx, Power, etc.
Exécution dans le désordre, ordonnancement
Renommage de registres
Techniques de spéculation : prédiction de branchement, prédiction de valeurs
Présentation des attaques par canaux cachés type spectre/meltdown
Processeurs VLIW pour l'efficacité énergétique
Extensions SIMD pour améliorer le traitement parallèle à grain fin

FMN

Contrôle des connaissances

Evaluation : Examen écrit (2h)

Rattrapage : Examen écrit (2h)

N1 = ET1
N2 = Max(ET1,ET2)

SESSION NORMALE :
Type d'examen : une épreuve sur papier
Durée : 2h (tiers-temps : 2h40)
Documents autorisés : tous
Documents interdits : aucun
Matériel :
matériel autorisé : aucun
matériel interdit : tout

SESSION DE RATTRAPAGE :
Type d'examen : une épreuve sur papier
Durée : 2h (tiers-temps : 2h40)
Documents autorisés : tous
Documents interdits :
Matériel :
matériel autorisé : aucun
matériel interdit : tout

Calendrier

Le cours est programmé dans ces filières :

• Cursus ingénieur - Tronc Commun - Semestre 8

Informations complémentaires

Code de l'enseignement : 4MMARCHP
Langue(s) d'enseignement :

Vous pouvez retrouver ce cours dans la liste de tous les cours.

Bibliographie

David Patterson et John Hennessy, Computer Architecture, A Quantitative Approach, 4ème édition, Morgan Kaufman (Turing award 2017)
William Stallings, Computer Organization and Architecture, 5ème édition, Prentice-Hall
"Modern Processor Design: Fundamentals of Superscalar Processors", J-P. Shen and M. Lipasti.