Conception et exploitation des processeurs - 3MMCEP

• Introduction : processeur, mémoire, exécution d’un programme
• Langage d'assemblage
  • Codage des données et des instructions, modes d’adressage
  • Représentation symbolique
  • Directives d’assemblage
  • Traduction des structures de contrôle
  • Représentation des structures de données
  • Procédures et fonctions, conventions de liaison et organisation en pile, variables locales
• Projet de conception d'un processeur du type RISC
  • Conception d'un automate d'exécution des instructions pilotant un chemin de données à compléter
  • Gestion des interruptions

• Algorithmique et structures de données 1
• Architecture 1 : Circuits numériques et éléments d’architecture

CONTRÔLE CONTINU :
Une note de projet (NPR) basée sur l'avancement et la correction des sources du projet rendu.
Une note de TP (NTP) basée sur l'avancement et la correction des sources des exercices de TP rendu.

La présence à toutes les séances est obligatoire. Les élèves absents sans justification seront pénalisés.

SESSION NORMALE : pas d'examen, évaluation en contrôle continu exclusivement

SESSION DE RATTRAPAGE : pas de session de rattrapage

• • MCC en présentiel et distanciel **
    N1 = (NPR+NTP)/2
    N2 = pas de seconde session

Le cours est programmé dans ces filières :

• Cursus ingénieur - Tronc Commun - Semestre 6

Code de l'enseignement : 3MMCEP
Langue(s) d'enseignement :

Le cours est rattaché aux structures d'enseignement suivantes :

• Equipe Architecture-Système-Automatique et Controle

Vous pouvez retrouver ce cours dans la liste de tous les cours.

Le langage VHDL : du langage au circuit, du circuit au langage / Jacques Weber, Sébastien Moutault, Maurice Meaudre
The RISC-V Instruction Set Manual, Volume I: Unprivileged ISA (https://riscv.org/technical/specifications/)