Volumes horaires
- CM -
- Projet 20.0
- TD 16.0
- Stage -
- TP 12.0
- DS -
Crédits ECTS
Crédits ECTS 4.0
Objectif(s)
- Comprendre les fondations d’un système informatique
Découvrir comment l’électronique numérique sert de base matérielle aux systèmes logiques et connecter l’informatique abstraite au monde physique.
- Savoir concevoir un circuit numérique dédié à un algorithme
Construire des opérateurs complexes à partir de fonctions élémentaires, concevoir des automates pour ordonnancer et synchroniser les opérations du circuit, transformer un algorithme abstrait en une architecture matérielle concrète.
- Comprendre le fonctionnement des processeurs
Découvrir le concept de jeu d’instructions d’un processeur, comprendre comment ce concept permet l’exécution de n’importe quel algorithme sur le même circuit numérique, analyser et concevoir la microarchitecture de processeurs capables d’interpréter simplement un jeu d’instructions, découvrir le concept de cache, appréhender l’architecture RISC-V
- Pratiquer la conception de circuits
Utiliser un langage de description de circuits pour concevoir et simuler des circuits numériques, évaluer ses circuits sur carte FPGA, réaliser en projet son propre processeur RISC-V
Olivier MULLER
Contenu(s)
Volume : 8 TD de 2h, 6 TP de 2h, 10 séances de projet de 2h
- Bases des circuits numériques : logique combinatoire (TD1), logique séquentielle (TD2 et TP1), constructions algorithmiques (TD3, TP2), opérateurs arithmétiques (TD4, TP3), machines d’états (TD5, TP4)
- Conception de circuits dédiés à une application : PCPO (TD6, TP5)
- Découverte du fonctionnement d’un processeur : Etude d’un processeur élémentaire pour aborder les notions d’architecture, de codage des instructions et de programmation (TD 7 et 8), Mise en évidence de l’utilité d’un cache (TP6)
- Projet de conception d'un processeur RISC-V avec une architecture multicycle (chemin de données, automate, périphériques), validation par simulation et sur carte FPGA
Aucun
Evaluation : 50% de Projet (évaluation en continu et sur le rendu) + soutenance et 50% de Examen Ecrit (2h)
Rattrapage : 50% de Projet (évaluation en continu et sur le rendu) + soutenance (note reportée) et 50% de Examen Ecrit (2h)
CONTRÔLE CONTINU :
Une note de projet (NPR) basée sur l'avancement et la correction des sources du projet rendu.
SESSION NORMALE : contrôle continu et examen
Type d'examen : un examen écrit
Durée : 2h
Documents autorisés : résumé feuille A4 (manuscrite ou non)
Matériel : aucun matériel autorisé
SESSION DE RATTRAPAGE : examen, qui remplace seulement la note d'examen de la session 1, les notes de contrôle continu sont conservées.
Mêmes conditions que la session normale
Le cours est programmé dans ces filières :
- Cursus ingénieur - Tronc Commun - Semestre 5
Code de l'enseignement : 3MMFMN
Langue(s) d'enseignement :
Vous pouvez retrouver ce cours dans la liste de tous les cours.
- David Patterson et John Hennessy, Computer Architecture, The hardware/software interface, 4ème édition, Morgan Kaufman
- John F. Wakerly, Digital Design: Principles And Practices
- Le langage VHDL : du langage au circuit, du circuit au langage / Jacques Weber, Sébastien Moutault, Maurice Meaudre
- The RISC-V Instruction Set Manual, Volume I: Unprivileged ISA (https://riscv.org/technical/specifications/)